Hot Chips 2026：SamsungのLPDDR5X-PIMテクノロジー

Hot Chips 2026カンファレンスで、SamsungはLPDDR5X チップ内にMAC（乗算加算）ユニットを実装したPIM（Processing-in-Memory）技術を発表した。標準メモリコントローラとの互換性を保ちながら、メモリ内での演算処理を実現する。

LPDDR5X-PIMの構成

SamsungのLPDDR5X-PIM は通常のLPDDR5X-9600チップ16個のバンク各々にPIMブロックを配置した設計である。PIMブロックは接続されたDRAMバンクに614 GB/s の内部帯域幅でアクセスでき、通常のDRAMアクセス（2バンク並列時の最大76.8 GB/s）を大きく上回る。チップは標準LPDDR5Xプロトコルに準拠しながら、特別な行アドレスをMMIO アドレスのように設定することで互換性を実現している。各チャネルは2つの所定行を備え、1つはシングルバンクモード、もう1つはマルチバンクモード（全16バンクに同時にコマンドを適用）を有効化する。

演算性能

各PIMブロックのMAC配列は、データクロックあたりINT8またはFP8で4つのMAC演算を実行でき、ダブルデータレート時には8演算となる。4ビット入力重みの場合は倍の性能となり、パッケージ全体で2.4 TOPS のスループットを実現する。8個のLPDDR5Xチップを組み合わせると9.6 INT8 TOPS となり、Intelの Meteor Lake NPUと同等の性能に達する。またPIMブロック周辺には、64個の16ビット命令を保持する1024ビットの命令レジスタファイル、活性化ベクトル用の4 kbit ソースレジスタファイル、スケール係数用の2 kbit スケールレジスタが配置されている。

システムメモリ構成

8個の16 GB LPDDR5Xチップで構成されると、システムメモリは128 GB に相当する。各DRAMパケットは256ビット（BL=16）であり、各ソースレジスタへの充填には16回の書き込みコマンドが必要である。Samsungは、モデル重みをDRAMに読み込むことを想定している。

筆者の見立て

• メモリチップ内の内部帯域幅を活用することで、従来のメモリ・コンピュート間の長い遅延経路を回避できると解釈している
• PIM モード切り替えはマルチタスク OS の複雑性を増すと論じている
• ソフトウェア的にメモリ領域を予約し、キャッシュ不可にしてスレッドをブロックする代替案については、好ましくないと意見している
• 単一実行スレッドのみ許可する場合、マルチスレッド性能の低下とシステム応答性の問題が生じる可能性を示唆している

この記事は元記事の事実のみに基づいて自動生成されました。

出典

Chips and Cheese『Hot Chips 2026: Samsung's Processing-in-Memory (PIM)』 https://chipsandcheese.com/p/hot-chips-2026-samsungs-processing