it.xnews.jp
出典: More Than Moore 原文公開: 2026-07-16 生成: 2026-07-22 読了 約 4 分 model: claude-haiku-4-5 原文: https://morethanmoore.substack.com/p/intel-starts-shipping-high-na-euv raw.md

IntelがHigh-NA EUVで量産を開始

2026年7月15日、IntelとASMLが発表した高開口数EUVスキャナーを用いたPanther Lake(Core Ultra Series 3)の量産開始により、次世代半導体製造の新段階に突入した。Intelの新型ノートブックプロセッサに搭載されるシリコンの一部は、3億8000万ドルの高額機器で製造されている。

量産開始の発表

ASML は7月15日、Intel Foundry が High-NA EUVを量産レベルで導入したことを確認するプレスリリースを発表した。Intelはこのツールを用いてPanther Lake(Intel 18Aプロセスで製造されるCore Ultra Series 3ノートブック向けプロセッサ)の層の一部をパターン化している。High-NA層はオレゴン州で二重認定されており、従来のEUVツール並みの歩留まりを達成している。Intelは、3億8000万ドルのHigh-NAスキャナーで一部のシリコンが印字されたノートブックが現在顧客に向けて出荷されていることを確認した。

High-NAスキャナーの仕様と特性

Intel フェローのMark Phillips は、「これはASMLの初号High-NA EUVスキャナーで、165トンの装置である」と説明した。High-NAスキャナーは数値開口数(NA)が0.55であり、従来のすべての量産EUVスキャナーの0.33から大幅に向上している。この改善により、最小単一露光特性が33%シャープになる。

Low-NA EUVは単一ショットで最大858 mm²(26 × 33 mm)のチップサイズを露光できるのに対し、High-NAは429 mm²(26 × 16.5 mm)に制限される。High-NAはアナモルフィック光学系を採用しており、マスクを2つの軸に沿って異なる量で拡大する。そのため、完全レチクルダイは2つに分割されて露光され、その後ステッチバックされる。

High-NAスキャナーの外観

コストと導入状況

単一のHigh-NAシステムの費用は3億8000万ドル近くで、Low-NAスキャナーの約2~3倍である。High-NAシステムのインストールには250クレートと現地での数ヶ月の作業が必要である。2024年4月、ASMLの最初のHigh-NAツールはオレゴン州Hillsboroの Intel D1X ファブに設置され、キャリブレーションが開始されていた。

SK hynixは2025年後半に商用High-NAシステムを導入した最初のメモリメーカーとなった。Samsungも発注したHigh-NAツールで作業を進めている。ニューヨーク州はAlbanyに設置されIBMにリースするHigh-NAシステムを発注した。ASMLは年間12~15のHigh-NAシステムを製造しており、2028年までに年間約20システムへの増加を見込んでいる。

スキャナーの内部構造

スループットと製造能力

生産版EXE:5200Bモデルは、0.7 nm オーバーレイで毎時175ウェーハを処理する。EXE:5200Bは、R&DモデルのEXE:5000に比べて約60%のスループット向上を達成している。

Intel 18Aはもともとlow-NA EUVとマルチパターニングを念頭に設計されている。外部顧客向けの14Aプロセスについては、High-NAはより高速な市場投入と追加コストのオプションとなる見込みである。

TSMCはテスト用機器を購入しているものの、2029年を通じて相対的に慎重な態度を保ち続けているとされる。

筆者の見立て

この記事は元記事の事実のみに基づいて自動生成されました。

出典

More Than Moore, 「Intel Starts Shipping High-NA EUV Silicon」, https://morethanmoore.substack.com/p/intel-starts-shipping-high-na-euv

この記事をシェア